IBM et AMD travaillent à l'amélioration des performances des transistors

IBM et Advanced Micro Devices (AMD) ont co-développé une nouvelle méthode pour mettre en oeuvre la technologie "strained silicon". La technique, baptisée "Dual Stress Liner" (DSL), devrait permettre aux deux sociétés de doper les performances de leurs puces dès le premier semestre 2005.

Alors qu'il devient de plus en plus difficile d'accroître la performance de leurs puces par simple réduction de la taille des transistors, les fondeurs mettent en ½uvre des techniques alternatives. La technologie "strained silicon" consiste à étirer ou à compresser les atomes de silicium afin d'améliorer la circulation des électrons. Schématiquement, les transistors P (positif) fonctionnent mieux lorsqu'ils sont compressés, tandis que les transistors N (négatif) donnent leur meilleur lorsqu'ils sont étirés. Toute l'astuce de la technologie DSL d'IBM et d'AMD est de s'assurer que la "compression" des atomes de silicium ne s'effectue qu'aux emplacements des transistors P et que l'étirement n'affecte que les transistors N…

La technique devrait être utilisée dès le premier semestre par AMD pour produire des Opteron et des Athlon 64 plus performants (environ 25%) sans augmentation de consommation électrique. IBM prévoit aussi de l'appliquer au premier semestre a sa gamme de processeurs Power dont les puces PowerPC 970 (G5 chez Apple).