Une puce 3D NAND 64 Go chez Western Digital

Les puces flash 3D NAND sont basées sur un empilement vertical ou une technologie 3D que Western Digital (WD) et son partenaire Toshiba ont baptisé BiCS (Bit Cost Scaling). Western Digital a démarré la production pilote de sa première puce 3D NAND 512 gigabits (Gb) basée sur la technologie flash NAND 64 couches.

Les puces flash 3D NAND les plus denses de l'industrie sont basées sur un empilement vertical ou une technologie 3D que Western Digital et Toshiba appellent BiCS (Bit Cost Scaling). Leur dernière mémoire stocke trois bits de données par cellule et les cellules sont empilées sur une hauteur de 64 couches. (Crédit : Toshiba)

De la même manière qu’un gratte-ciel augmente la densité en réduisant l’empreinte au sol, l'empilage de cellules flash NAND - contrairement aux cellules planes ou 2D - permet aux fabricants d’accroître la densité, et de réduire le coût par gigabit. La technologie augmente également la fiabilité des données et améliore la vitesse de la mémoire SSD.

La mémoire NAND tridimensionnelle a permis aux fabricants de surmonter les limitations physiques de la mémoire flash NAND. La taille des transistors est proche des 10 nanomètres et il devient difficile de la réduire davantage.

La mémoire flash 3D NAND BiCS3 de WD composée d’un empilement de 64 cellules flash NAND. (Crédit : Toshiba)

Les dernières puces 3D NAND ont été utilisées pour créer des SSD de la taille d’une gomme dans lesquels on peut stocker plus de 3,3 To et des SSD standards de 2,5 pouces offrant une capacité de plus de 10 To.

En 2014, Samsung a été la première entreprise à produire en masse des puces flash 3D. A l’origine, sa technologie V-NAND, consistait à empiler 32 couches de mémoire flash NAND. La technologie V-NAND de Samsung permettait également de stocker 3 bits par cellule. Dans l’industrie, ces cellules NAND sont dites à trois niveaux (TLC) ou multi niveaux (MLC). Parce que Samsung utilisait une mémoire TLC, ses puces pouvaient contenir autant de bits que les premières puces NAND 48 couches 3D de Toshiba, lesquelles pouvaient stocker 128 Gbits ou 16 Go. Intel et Micron produisent également de la mémoire 3D NAND.

La mémoire 2D NAND a atteint ses limites d'échelle, autant en terme de gravure que de taux d'erreur. La mémoire 3D NAND par empilage de couches contourne ces problèmes. L'image ci-dessus montre une des techniques pour produire de la 3D NAND. Les couches de transistor sont empilées horizontalement autour d'un trou mémoire central. Cette configuration allège les contraintes de la gravure. Le trou circulaire permet de limiter l’interférence entre les bits voisins. La densité globale est plus importante. (Crédit : Western Digital/Sandisk)

C’est en juillet 2016 que Western Digital a dévoilé sa technologie 3D NAND 64 couches. La production pilote de ces nouvelles puces a démarré dans l’usine de fabrication de WD située à Yokkaichi, au Japon, la production de masse étant programmée pour le second semestre 2017. « Le lancement de la première puce 3D NAND 64 couches 512 Gbits marque une étape importante dans les progrès de notre technologie 3D NAND. La densité des cellules est deux fois plus importante que celle de l’architecture 64 couches que nous avons été les premiers à introduire en juillet 2016 », a déclaré dans un communiqué le Dr Siva Sivaram, vice-président exécutif de la technologie mémoire de WD.