Les premières puces Xeon Phi seront utilisées en parallèle avec des puces serveur Intel Xeon E5 dans le supercalculateur Stampede de 10 pétaflops qui doit équiper le Texas Advanced Computing Center (TACC) de l'Université du Texas, dont la livraison est programmée pour le début de l'année prochaine. « Afin de résoudre des problèmes scientifiques et de sécurité nationale complexes, il est indispensable d'augmenter la puissance de calcul des ordinateurs », a déclaré Joe Curley, directeur marketing du Technical Computing Group d'Intel. « Le travail de traitement des applications peut être découpé et exécuté simultanément par les processeurs multicoeurs Phi dans des limites de puissance définies », a expliqué le directeur marketing.
Une base x86 pour les Xeon Phi
Les puces Phi sont un mélange de processeurs compatibles x86 à usage général et de processeurs vectoriels. Ils se situent dans la même catégorie que les processeurs graphiques haut de gamme Tesla de Nvidia. Aujourd'hui, certains superordinateurs parmi les plus rapides du monde, comme le supercalculateur Titan du Département américain de l'Énergie et le système Tianhe-1A du National Supercomputer Center de Tianjin, en Chine, tournent avec des puces graphiques GPU de NVIDIA associées à des processeurs x86.
La première puce « Knights Corner » livrée par Intel est la Xeon Phi 5110P 60 coeurs. Celle-ci affiche une vitesse d'horloge de 1,05 GHz et peut atteindre les 1011 gigaflops de performance en double précision. La puce Xeon Phi 5110P 60 coeurs dispose aussi de 30 Mo de mémoire cache et offre une capacité mémoire maximale de 8 Go. Comme une carte graphique, elle peut être branchée sur un slot PCI-Express 2.0, et elle est refroidie par un ventilateur. Selon Joe Curley, « le prix de la puce Xeon Phi se situe au même niveau que celui des puces graphiques Tesla de Nvidia ou FireStream d'AMD utilisées dans les supercalculateurs ».
Des puces Phi conçues pour le supercalculateur Stampede
Intel prévoit également de livrer deux puces Phi série 3100 au cours de la première moitié de l'année prochaine. Ces versions offriront 1 téraflops/sec de performance double précision. Elles disposent de 28,5 Mo de mémoire cache et offrent une capacité mémoire pouvant aller jusqu'à 6 Go. La puce Phi 3100A sera dotée de son propre ventilateur, tandis que la puce Phi 3100T utilisera le ventilateur du serveur. Pour l'instant, Intel n'a pas donné d'indication spécifique sur le prix de ces produits, ni sur leur date de livraison. Intel a également annoncé deux processeurs Phi SE10X et SE10P 61 coeurs pouvant atteindre 1073 gigaflops en puissance de calcul. « Ces puces ont été spécialement conçues pour le supercalculateur Stampede du TACC et ne seront pas commercialisées », a précisé le directeur marketing. « Mis à part le TACC, d'autres grandes entreprises et institutions intègreront des puces Phi dans leurs serveurs et supercalculateurs », a ajouté Joe Curley. « IBM, Hewlett-Packard, Dell, Asus et Acer devraient ainsi proposer des produits avec des puces Phi ».
[[page]]
Les premières annonces de développement des puces Phi datent de 2010. À l'époque, le processeur était présenté comme la continuation d'une puce appelée Larrabee, qui devait devenir la première puce graphique d'Intel. Mais finalement, le projet Larrabee a été abandonné. « Les puces Phi n'ont pas été conçues pour être des processeurs graphiques », a expliqué Joe Curley. « La puce est bonne pour la visualisation et les applications graphiques, mais elle n'est pas conçue pour les API de haut niveau, généralement utilisée pour les applications graphiques comme les jeux », a encore précisé le directeur marketing d'Intel. Certains éléments de conception de Phi sont également tirés d'un processeur expérimental 48 coeurs destiné au cloud et d'un projet de puce 80 coeurs destiné au calcul haute performance.
Avec Phi, Intel se conforme en quelque sorte à la loi de Moore, qui prévoit le doublement du nombre de transistors dans les puces tous les deux ans environ, et donc le doublement de son rendement. Mais, équilibrer la performance avec la consommation d'énergie a été un défi. Il fallait aussi que les programmeurs écrivent du code capable d'être traité par l'architecture multicoeur des puces. Intel fournit les outils logiciels pour écrire ou recompiler des applications pour les puces Phi. Selon Joe Curley, « ce n'est pas difficile de recompiler le code x86 existant en applications haute performance capables de profiter pleinement de l'architecture multicoeur des puces ». Le directeur marketing d'Intel a aussi déclaré que les puces Phi pouvaient également travailler en association avec des processeurs ARM, « mais la construction d'un tel système supposait des investissements massifs de la part des fabricants de serveurs ». Selon Joe Curley, « techniquement, rien ne s'y oppose ». Mais les implémentations de Phi « se feront uniquement sur des serveurs équipés de processeurs x86 ».