IBM, GlobalFoundries et Samsung bien partis pour graver une puce 5 nm

L’exploit technique est tout simplement remarquable dans l’industrie des semiconducteurs. Après les 14 nanomètres, puis les 10 nm, la bataille se joue aujourd’hui autour de la gravure en 5 nm. IBM et ses partenaires de recherche regroupés au sein d’une alliance (GlobalFoundries, Samsung et des fournisseurs d'équipements) ont développé un processus industriel pour la fabrication de transistors en silicium qui permettront de créer des puces avec une finesse de gravure de 5 nanomètres. Un nanomètre est un milliardième de mètre, et un circuit à 5 ​​nanomètres n'a que quelques atomes d'épaisseur. Les détails du processus seront présentés lors de la conférence Symposia on VLSI Technology and Circuits 2017 à Kyoto (les 5 et 6 juin), au Japon. Moins de deux ans après la présentation d’une puce de test gravée en 7 nm avec 20 milliards de transistors, les scientifiques ont travaillé d’arrache-pied pour bientôt arriver à stocker 30 milliards de transistors sur une puce de la taille d'un ongle.

Un scan du transistor 5 nm d'IBM Research Alliance. (Crédit: IBM)

Les chercheurs indiquent que cette étape est une réussite pour l'industrie des semiconducteurs (un marché estimé à 330 milliards de dollars par an) afin de rester dans les clous de la première loi de Moore. Rappelons qu’en 1965, le cofondateur d’Intel, Gordon Moore, avait indiqué dans le magazine Electronics que le nombre de transistors sur un circuit - et pas une puce, c’est la seconde loi de Moore de 1975 - doublerait tous les deux ans.

Des chercheurs d'IBM du SUNY Polytechnic Institute College of Nanoscale Science and Engineering’s NanoTech Complex à Albany, NY, préparent des wafers de test avec des transistors en silicium de 5nm. (Crédit : IBM/Connie Zhou)

À l'heure actuelle, les puces les plus avancées reposent sur un processus de gravure FinFET capable de travailler avec une finesse de 10 nanomètres. Des fondeurs comme Intel peuvent fabriquer des processeurs comportant de 10 ou 15 milliards de transistors en utilisant ce processus. Une puce de 5 nanomètres pourrait s’avérer jusqu’à 40% plus rapide qu’une puce de 10 nanomètres, compte tenu des paramètres de puissance, a déclaré Mukesh Khare, vice-président de la recherche sur la technologie des semiconducteurs chez IBM Research, dans un communiqué de presse.