Intel va révolutionner l'architecture de ses composants. Jusqu'à présent, les processeurs étaient connectés au chipset qui comprenait le contrôleur mémoire et le contrôleur entrée/sortie. Bientôt, le jeu d'instructions (Intel Architecture ou IA), le contrôleur mémoire, le contrôleur d'entrée/sortie et l'accélérateur Intel QuickAssist seront regroupés à l'intérieur du processeur. « Vous aurez des difficultés à comprendre où s'arrête le processeur et où commence le system on chip (ndlr, ou système sur puce) », a déclaré Pat Gelsinger, vice-président et directeur général de l'Intel Digital Enterprise Group, à l'occasion de l'Intel Developer Forum qui s'est tenu à Pékin la semaine dernière. Le fabricant espère commercialiser le premier processeur de cette nouvelle génération l'année prochaine. Il s'agira du Nehalem, un processeur multithread qui sera gravé en 45 nanomètres (technologie Hi-K). L'intégration du contrôleur mémoire évitera l'usage d'un bus interne. Toujours en 2008, on verra apparaître le Tolapai, un SoC gravé en 65 nm qui comprendra un processeur x86, un chipset et un coprocesseur de chiffrage pour les serveurs appliances. Ce dernier permettrait d'économiser 20 % de consommation électrique. Une puce du même type avec graphisme intégré et destinée au marché grand public suivra dans la foulée. Pat Gelsinger a d'ailleurs annoncé pour le futur toute une gamme de SoC, destinés entre autre aux usages mobiles. Mieux encore, le Larrabee, actuellement en cours de développement, permettra de rassembler jusqu'à plusieurs douzaines de processeurs x86 sur un seul chip. Un chiffre qu'il faut toutefois manier avec prudence puisque l'on parlait jusqu'à présent de 16 processeurs, ce qui n'est déjà pas si mal. Destiné à concurrencer les processeurs graphiques actuels, ce chip programmable conviendra notamment pour la modélisation des flux (cache Web) ou le ray tracing (technologie de synthèse d'image).