Lors de la conférence IEDM 2021, qui se tient à San Francisco du 11 au 15 décembre 2021, IBM a annoncé avec son partenaire Samsung une avancée dans la conception de semiconducteurs qu’il qualifie de révolutionnaire. L’approche Vertical-Transport Nanosheet Field Effect Transistor pourrait « maintenir la loi de Moore en vie » sur les années à venir, expose IBM Research. Le design VTFET consiste à empiler les transistors sur les puces. Actuellement, dans les architectures utilisées de façon dominante pour les processeurs - FET ou finFET -, les transistors sont placés côte à côte sur la galette de silicium. Avec le VTFET, les transistors sont superposés de façon perpendiculaire au wafer, le flux de courant étant alors dirigé de façon verticale. Cette approche permet de surmonter diverses contraintes physiques liées au placement des transistors pour optimiser les performances du processeur et sa consommation électrique.

A droite, la configuration VTFET, avec des couches disposées verticalement sur le silicium, va augmenter considérablement les performances et l'efficacité des puces par rapport au placement latéral des transistors, à gauche. (Crédit : IBM / agrandir l'image)

L’architecture VTFET conduira à doubler les performances par rapport aux puces conçues avec les transistors finFET. Elle permettra de dépasser les limites de performances de la loi de Moore au-delà de la technologie à nanofeuilles (nanosheet) de big blue. Sur cette dernière, IBM Research a dévoilé en mai un design de puce à 2 nm qui l’autorise à placer jusqu’à 50 milliards de transistors sur un espace de la taille d’un ongle (sans donner alors plus de précision sur la taille réelle). « VTFET ouvre la porte à de nouvelles possibilités », pointe IBM. L'approche l'aidera à aller au-delà de sa technologie nanosheet, pas nécessairement à fabriquer des puces d'une densité supérieure à 1 nm, a indiqué le fournisseur au site Endgaget.

Allongement de la durée de vie des batteries 

L’autre avantage du design VTFET porte sur la réduction de la consommation électrique. Cette architecture utilise 85% moins d’énergie que les puces conçues avec les transistors finFET placés de façon latérale. Ce 2ème avantage ne se combine pas simultanément avec le gain de performances. Il y aura soit une amélioration des performances pour des tâches exigeantes en puissance, soit une réduction de la consommation d’énergie, mais pas les deux à la fois.

La récente pénurie de semiconducteurs subie ces derniers mois par les industriels de nombreux secteurs d’activité - high tech, mais aussi transports et infrastructures critiques - a révélé l’importance cruciale de ces composants devenus indispensables au fonctionnement d’innombrables systèmes. L’innovation annoncée par IBM et Samsung a été produite à Albany (état de New York) sur le complexe Albany Nanotech où les scientifiques chercheurs travaillent en étroite collaboration avec des partenaires des secteurs privés et publics, précise IBM.

IBM et Samsung ne sont évidemment pas les seuls à explorer ces techniques. Intel lui aussi se prépare à dépasser la loi de Moore dans la prochaine décennie et son CEO Pat Gelsinger estime même que cela pourra se faire avec une avance confortable sur ses concurrents. En juillet, le fournisseur est passé à un modèle de transistor appelé RibbonFET et à un système d’alimentation par l’arrière. Son modèle Foveros Omni permet quant à lui aux puces de s’étendre dans le sens vertical.