Selon une personne proche du dossier, qui a requis l'anonymat, TSMC pourrait commercialiser ses premières puces 3D, dans lesquelles la densité de chaque transistor est multipliée par 1 000, avant la fin de l'année 2011. Ce calendrier correspond précisément à celui prévu par Intel pour le lancement de ses puces Tri-Gate 3D. Le fondeur de Santa Clara compte bien faire en sorte que ses transistors, construits sur la nouvelle architecture 3D, soient les premiers à arriver sur le marché. Cette architecture est une des plus significatives avancées dans la technologie des processeurs depuis la création du transistor dans les années 1950.

Grâce à l'empilement de plusieurs couches de silicium, la puce 3D peut permettre des gains en performance d'environ un tiers, tout en consommant 50 % d'énergie en moins. Pour cette raison, les processeurs 3D sont particulièrement bien adaptés pour équiper les prochaines générations de dispositifs mobiles - tablettes et smartphones - des secteurs où Intel n'a pas encore réussi à établir une présence significative.

Un grand pas en avant pour le fondeur taiwainais

« C'est sans conteste une nouvelle opportunité commerciale pour TSMC, » a déclaré Shang Yi-Chiang, senior vice-président R&D chez TSMC, dans une interview. « Nous mettons aujourd'hui sur pied notre propre portefeuille de brevets, » a-t-il ajouté. Les puces 3D devraient aider les fabricants de composants à résoudre un certain nombre de problèmes, notamment réussir à augmenter les performances tout en réduisant la taille des processeurs. Au fur et à mesure que la densité des transistors augmente, la taille des fils qui servent à établir les connexions diminue, et ceux-ci sont plus proches les uns des autres. D'où une résistance accrue et une surchauffe. Ces problèmes entraînent des retards dans la transmission du signal, avec un effet limitatif sur la vitesse d'horloge des unités centrales de traitement. « Les processeurs 3D sont très séduisants en raison de leur plus grande densité, mais ils sont aussi plus difficiles à fabriquer. Si, sur cinq couches de silicium, l'une s'avère défectueuse, il faut tout recommencer, » a expliqué le vice-président de TSMC.

C'est la raison pour laquelle le fondeur taïwanais a aussi entrepris de développer des puces dites 2D, dans lesquelles le substrat organique est remplacé par du silicium pour augmenter la densité des transistors. Xilinx, un fabricant de puces pour les réseaux de communications, a conclu un contrat avec TSMC pour rendre son processeur Virtex-7 programmable (field programmable gate array - FPGA) en utilisant la technologie des puces 2D de TSMC qui permet d'empiler trois couches processeurs sur un substrat de silicium. Selon Xilinx, les premiers échantillons de sa puce Virtex-7 485T FPGA devraient être disponibles en août. Shang Yi-Chiang a déclaré que TSMC avait travaillé en étroite collaboration avec les distributeurs et les fournisseurs de logiciels d'automatisation pour contribuer au développement de la technologie des puces 3D.

Puces 3D, une découverte IBM

C'est en avril 2007 que des chercheurs d'IBM et du Rensselaer Polytechnic Institute (RPI) ont annoncé les premières versions de puces 3D, réalisées avec le soutien de l'agence Defense Advanced Research Project Agency (DARPA). Les puces 3D combinaient plusieurs couches de silicium selon un procédé appelé collage de plaques. La technique d'IBM consistait à empiler des couches de plaques actives sur une base de silicium. Cette technologie a permis de placer un processeur à la base de la pile, et d'intégrer des éléments mémoire et autres dans les couches supérieures, avec pour effet la réduction par mille de la longueur du connecteur. Plus la densité du transistor est élevée, plus la distance que les données ont à parcourir se réduit, d'où un temps de traitement beaucoup plus rapide. IBM a utilisé sa technologie « through-silicon vias » (TSV) pour connecter des piles de plusieurs composants processeurs. Les TSV permettent une meilleure dissipation de la chaleur à travers les piles, les systèmes sont mieux refroidis et les performances plus élevées.

Illustration principale : Shang-Yi Chiang, senior vice président en charge de la R&D chez TSMC